---
title: 主控芯片
slug: controller-chip
date: '2026-08-17'
updated: '2026-08-17'
summary: |-
  SSD主控芯片（Controller），负责SSD内部的数据读写管理、磨损均衡、纠错等核心功能。
  别名：**存储主控芯片**（存储芯片体系下的标准命名）。
category: 芯片器件
tags:
  - 存储
  - 芯片
  - SSD
  - 控制器
  - 芯片器件
  - term
aliases:
  - 存储主控芯片
  - SSD Controller
  - SSD主控
  - NAND Controller
  - 主控芯片
draft: false
batch: 2
faq: []
---

# 主控芯片

SSD主控芯片（Controller），负责SSD内部的数据读写管理、磨损均衡、纠错等核心功能。
别名：**存储主控芯片**（[存储芯片](/wiki/memory-chip/)体系下的标准命名）。

## 核心功能

- ** 数据读写**：通过NVMe/SATA协议与主机通信
- ** 通道管理**：管理NAND颗粒通道（4CH/8CH/16CH+）
- ** 纠错编码**：LDPC/ECC纠错（确保数据可靠性）
- ** 磨损均衡**：均匀分布写操作，延长NAND寿命
- ** 垃圾回收**：回收无效page，维持写性能
- ** 掉电保护**：异常掉电时保护数据

## 关键规格

| 规格     | 说明                    |
| ------ | --------------------- |
| 通道数    | 4/8/12/16通道，影响并发性能    |
| PCIe代际 | PCIe 3.0/4.0/5.0      |
| 协议     | NVMe 1.3/1.4/2.0，SATA |
| 纠错     | BCH/LDPC，支持[NAND](/wiki/nand/)类型 |
| DRAM   | 内置/外置DRAM缓存           |

## 架构

```
主控芯片架构
  ├── 主机接口（PCIe/SATA）
  ├── 处理器（ARM/RISC-V内核）
  ├── 通道控制器 × N
  ├── 纠错引擎（ECC/LDPC）
  ├── DMA引擎
  └── SRAM/DRAM接口
```

## 在SSD中的作用

```
SSD模组
  └── [主控芯片](/wiki/controller-chip/)
        ├── 接收主机命令（NVMe SQ/CQ）
        ├── 调度NAND读写
        ├── 纠错编码/解码
        ├── 垃圾回收后台执行
        └── 与[SPU芯片](/wiki/spu-chip/)协同（部分架构）
```

## 主要厂商

### 国际
- 三星（Samsung）：自有主控
- Marvell（美满电子）：NVMe主控
- Phison（群联电子）：公版主控
- Silicon Motion（慧荣科技）：公版主控
- Realtek（瑞昱）：SSD主控

### 国内
- 华为海思：自有SSD主控
- 联芸科技（Maxio）：国产主控
- 得一微（Yeestor）：国产主控

## 关联实体

- [NAND](/wiki/nand/) —— NAND Flash介质
- [eSSD](/wiki/essd/) —— 企业级SSD
- [PCIe SSD](/wiki/pcie-ssd/) —— NVMe SSD
- [SPU芯片](/wiki/spu-chip/) —— 存储处理器芯片