---
title: 先进封装
slug: advanced-packaging
date: '2026-09-13'
updated: '2026-08-17'
summary: 超越传统Wire Bonding和Flip Chip BGA的新一代封装技术，是AI芯片性能提升的关键路径。
category: 封装技术
tags:
  - 先进封装
  - 封装技术
  - 2.5D
  - 3D
  - Chiplet
  - term
aliases:
  - A
  - d
  - v
  - a
  - 'n'
  - c
  - e
  - ' '
  - P
  - k
  - g
  - i
  - 先进封装
draft: false
batch: 4
faq:
  - question: 先进封装 与「- **先进封装**」的关系是什么？
    answer: >-
      - **先进封装** → [封装基板](/wiki/package-substrate/)（ABF载板）→
      [ABF](/wiki/abf/)（[味之素](/wiki/ajinomoto/)）。
  - question: 先进封装 与「- **先进封装**」的关系是什么？
    answer: '- **先进封装** → [2.5D封装](/wiki/2-5d-packaging/)（硅中介层）→ [HBM](/wiki/hbm/)互连。'
  - question: 先进封装 与「- **先进封装**」的关系是什么？
    answer: '- **先进封装** → [3D封装](/wiki/3d-packaging/) → HBM堆叠。'
  - question: 先进封装 与「- **先进封装**」的关系是什么？
    answer: '- **先进封装** → [Chiplet](/wiki/chiplet/)（AMD MI300X、NVIDIA未来架构）。'
  - question: 先进封装 与「- **先进封装**」的关系是什么？
    answer: '- **先进封装** → [低膨胀](/wiki/low-cte/)材料需求（CTE匹配）。'
---

# 先进封装（Advanced Packaging）

超越传统Wire Bonding和Flip Chip BGA的新一代封装技术，是AI芯片性能提升的关键路径。

## 对比传统封装

| 对比项 | 传统封装 | 先进封装 |
|--------|---------|---------|
| 互连方式 | Wire Bonding（金线） | 倒装/混合键合/硅中介层 |
| 密度 | 引脚数百 | 引脚数万（Interposer） |
| 带宽 | GB/s | TB/s |
| 功耗 | 高 | 低（短互连） |
| 典型应用 | 手机SoC | AI GPU、Chiplet |

## 2.5D封装

在芯片和封装基板之间加入**硅中介层**（Silicon Interposer）：

```
芯片（GPU Die）
  └── 芯片间高速互连
        └── 硅中介层（Silicon Interposer）
              └── [封装基板](/wiki/package-substrate/)（ABF载板）
                    └── [PCB](/wiki/pcb/)

特点：
  ├── 芯片间距 μm级（vs 传统封装mm级）
  ├── 布线密度极高
  └── 适合[HBM](/wiki/hbm/)与GPU互联
```

## 3D封装

芯片直接堆叠，通过**混合键合**（Hybrid Bonding）互联：

```
GPU Die
  └── HBM堆叠（4-12层）
        └── 混合键合（Cu-Cu直接键合）
              └── 带宽 TB/s级

典型案例：
  ├── AMD MI300X：3D V-Cache（CPU/GPU与L3缓存堆叠）
  └── HBM3：DRAM堆叠与GPU混合键合
```

## Chiplet与先进封装的关系

```
[Chiplet](/wiki/chiplet/)是架构概念
  └── 先进封装是实现Chiplet的技术手段

Chiplet实现路径：
  ├── [2.5D封装](/wiki/2-5d-packaging/)（硅中介层）：HBM+GPU互联
  ├── [3D封装](/wiki/3d-packaging/)（堆叠）：CPU+Cache堆叠
  └── SoIC（3D混合键合）：AMD 3D V-Cache
```

## AI芯片为什么需要先进封装

```
摩尔定律放缓：单芯片面积受限
  └── 算力提升依赖：
        ├── 更多晶体管（已接近物理极限）
        └── 更好的互连（先进封装）
              ├── [HBM](/wiki/hbm/)高带宽：3D封装
              ├── [Chiplet](/wiki/chiplet/)异构集成：2.5D封装
              └── 功耗优化：互连短→电容低→功耗低
```

## 产业链关系

```
[封装基板](/wiki/package-substrate/)（ABF载板）
  └── 先进封装
        ├── [2.5D封装](/wiki/2-5d-packaging/)：硅中介层 → 依赖台积电CoWoS/三星I-Cube
        ├── [3D封装](/wiki/3d-packaging/)：HBM堆叠 → SK海力士HBM3+混合键合
        └── [Chiplet](/wiki/chiplet/)：多个Die互联 → AMD/苹果自研

先进封装需求 → 驱动[ABF](/wiki/abf/)（味之素）需求 → 产能瓶颈
```

## 核心关系

- **先进封装** → [封装基板](/wiki/package-substrate/)（ABF载板）→ [ABF](/wiki/abf/)（[味之素](/wiki/ajinomoto/)）
- **先进封装** → [2.5D封装](/wiki/2-5d-packaging/)（硅中介层）→ [HBM](/wiki/hbm/)互连
- **先进封装** → [3D封装](/wiki/3d-packaging/) → HBM堆叠
- **先进封装** → [Chiplet](/wiki/chiplet/)（AMD MI300X、NVIDIA未来架构）
- **先进封装** → [低膨胀](/wiki/low-cte/)材料需求（CTE匹配）
- **先进封装** → [低介电损耗](/wiki/low-dielectric-loss/)材料需求（高频信号）